В ZAP используют сбалансированную троичную логику с тремя состояниями: положительным, отрицательным и изолированным. Вычисления описываются как столкновения и гашение волновых сигналов.
Авторы статьи утверждают, что память в этой схеме совмещена с вычислениями. В режиме ожидания ячейки полностью обесточены, поэтому заявленное энергопотребление составляет 0 Вт.
Для проверки алгоритмов описан мост Z-Bus. Он использует ASIC, специализированные чипы для параллельных вычислений, на базе майнеров с алгоритмом Equihash 200.9. Оркестратор ZAP преобразует входные данные в пакет Block Header, а чипы возвращают решения, которые система применяет как координаты состояний модели.
В статье также сказано, что SDK и описание Z-Bus предоставляют инженерным группам для закрытого тестирования после подписания соглашения о неразглашении. Физический ZPU на базе длинных джозефсоновских переходов или мемристорных сетей авторы относят к долгосрочным задачам.
Подробности опубликованы на странице habr.com.
